10月22-23日，由工业和信息化部人才交流中心和国家集成电路设计深圳产业化基地主办，IC智慧谷承办的第99期名家讲堂在深圳举办。讲堂邀请到南京邮电大学教授张长春分享《硅基高性能收发器时钟/本振生成技术》，吸引了来自电科集团二十四所、十三所、深圳大学以及比亚迪微电子、华润半导体、国微集团等企业机构96位相关代表参与了技术学习、心得交流。

两天的讲堂中，张长春教授由表及里、深入浅出地阐述了收发器时钟/本振生成及同步技术，分析了PLL原理及VCO设计技术，详细讲解了射频收发器用频率综合器设计以及SerDes收发器用时钟数据恢复电路设计。

干货分享

芯人芯声

1.刘盛富-微龛(成都)半导体科技有限公司

在2天的培训过程中，张老师谦逊生动的讲解，宏观到微观的授课模式，使我收获良多，感触颇深。

在时钟/本振芯片设计领域，主要讲解了用于无线射频领域的频率综合器和用于有限通信的数据时钟恢复电路，对于两类电路的应用和区别做了详细概述，为我们拓展了眼界思路。针对PLL的CP死区和非理想因素的产生和解决方案做了详细讲；针对高速芯片的信道裂化进行预加重处理后再给CDR，特别介绍了无参考的CDR各种架构。

本次讲堂对处于不同阶段的学员都颇有助益，最后，祝系列课程越办越好，集成电路产业发展越来越好。

2.吴晓勇-深圳前海维晟智能技术有限公司

张老师的讲授从有线通信的演进和射频收发器工作原理切入进切入，讲述了在铜介质、光纤的基带通信，相干解调中，时钟、同步技术的原理作用，以及射频收发器中广泛使用的频率综合器的性能指标和设计要点。具体到SerDes收发器，介绍了其时钟生成及同步技术。并详细讲解了时钟与数据恢复（CDR）技术和频率综合技术、均衡技术。对种类多样的CDR，以及基本单元VCO、PD、CP、小数分频、均衡器等的关键性能考量及技术结合具体实例做了详细介绍。这些对我们今后做相关工作，提供了一个很好的指引和参考。

3.谭沛琪-深圳大学

（1）对频率综合器实现和内部模块的经典结构（PFD,VCO,LPF,DIVIDER）以及实现的相关技术有更清晰了解。

（2）学习了SerDes用CDR设计和实现的方法（不同类型等我CDR技术、时钟采样数据和数据采样时钟、同步技术、均衡技术）。对Jitter影响误码率的机制有一定的了解。

（3）在设计系统过程中，不能看单一模块的性能，要结合整体的性能来做权衡。如根据VCO贡献的噪声或者在整体锁相环的中所占的噪声来考虑带宽的大小。

（4）设计过程中，对几种常见现象如何影响反馈精度有一定了解，包括电荷共享，电荷注入，时钟馈通等影响CP的精度，从而不能获得正确的反馈信号，产生一定的误差。

（5）设计过程中的一些技巧。如VCO设计过程中，采用PMOS作为电流源减少Flicker noise和增加LC中对的Q值以及增加幅度来提升信号的“陡峭”程度来减少phase noise。

4.刘汉文-深圳创成微

这两天的课程，张教授比较全面地讲述了时钟生成技术及时钟同步技术。

在时钟生成技术方面，详细的讲解了PLL的原理及电路结构，对各个模块，比如PFD，VCO，CP，LPF等进行了深入地讲解。在时钟同步方面，比较细致地讲解了各种CDR的类型。

通过张教授的讲解，让我对硅基时钟生成及同步技术的全貌有了初步了解。同时，在具体的模块上面，张教授给出了许多不同类型的参考案例，对于实际设计很有启发意义。

感谢张教授，同时也感谢中心的这次培训机会，让我在PLL以及serdes电路的上面的获益良多。