国际名家讲堂

我吹过三月的风，

经过四月的疫情，

春暖樱花开，

只想遇见，五月六月的你！

号外号外🔈

103期讲堂因疫情原因暂定调至6月，

敬请谅解，课程详情见下文。

讲堂安排

1

第104期国际名家讲堂暨芯片经济学大讲堂（第五期）：高级模拟电路设计

时间：2022年5月18-19日

专家：Willy Sansen教授

2

第103期国际名家讲堂暨芯片经济学大讲堂（第四期）：基于FPGA的高能效数字智能系统设计

时间：2022年6月8-9日

专家：哈亚军教授

授课地点

南京集成电路培训基地

（南京市浦口区七里桥北路6号）

组织单位

指导单位

工业和信息化部人才交流中心

南京市江北新区管理委员会

主办单位

南京江北新区产业技术研创园

支持单位

南京集成电路培训基地

南京集成电路产业服务中心

承办单位

江北新区IC智慧谷

104

名家介绍

前情提要：

IEEE Life Fellow

比利时鲁汶大学教授

Willy Sansen教授是世界权威的模拟电路设计大师，IEEE Life Fellow。从 1984年到 2008 年，教授担任ESAT-MICAS 实验室的模拟设计带头人。他是 IEEE 固体电路协会的前主席，并担任过 2002 年国际固态电路会议的程序委员会主席。Willy Sansen 教授分别于 1987 年在斯坦福大学，1981 年在洛桑联邦理工学院，1985 年在美国费城宾夕法尼亚大学，1994 年在T.HUlm，2004 年在菲拉和英飞凌任客座博士。2011 年，Willy Sansen教授由于在固态电路领域做的突出贡献被 IEEE 固态电路协会授予 Donald O. Pederson 奖。Donald O. Pederson 奖是 IEEE 固态电路的一个技术领域奖，该奖每年由 IEEE 固态电路委员会颁发给那些“对固态电路领域有突出贡献”的人。

授课形式

讲堂大纲

1.  Differential amplifying blocks with positive feedback

1.1  Single-transistor stages

1.2  Current mirrors

1.3  Differential pairs

1.4  Differential Voltage and Current Amplifiers

2.  Noise cancellation circuits

2.1 Noise

2.2 Noise in amplifying stages

2.3 Noise cancellation

2.4 Capacitive noise matching

3.  Feedback : Voltage and transconductance amplifiers

3.1 Definitions

3.2 Series-Shunt Feedback for Voltage amplifiers

3.3 Series-series Feedback for Transconductance amplifiers

4.  Feedback : Transimpedance and current amplifiers

4.1  Introduction

4.2   Shunt-shunt Feedback for Transimpedance amplifiers

4.3  Shunt-series Feedback for Current Amplifiers

4.4  Transimpedance amplifiers for low-noise and high frequencies

4.5  Comparison

5.  Offset and CMRR: random and systematic

5.1  Random offset and CMRRs

5.2   Systematic offset and CMRRs

5.3  CMRR at high frequencies

5.4  Design rules for DACs

5.5  Towards 5 nm CMOS

5.6  PSRR

6. Low-power Sigma-Delta AD converters

6.1  Delta-Sigma Modulation

6.2  The switch problem

6.3  The switched-opamp solution

6.4  Other low-power Sigma-Delta converters

7.  High-Speed Continuous-time Sigma-Delta converters

7.1  Introduction

7.2  Continuous- time Sigma-Delta Basics

7.3  10 MHz Continuous-time Sigma-Delta Realization

7.4  High-frequency realizations

7.5  Low-frequency realizations

7.6  Time-to-Digital converters instead of Voltage-to-Digital

8.   RC oscillators

8.1    Relaxation oscillators

8.2    Jitter and phase noise

8.3    High-perfromance realizations

8.4    Without comparators

103

名家介绍

IEEE Transactions on Circuits and Systems II: 

Express Briefs（2022-2023）总主编

国家自然科学基金首届外国资深学者研究基金获得者

哈亚军教授于1996年获浙江大学电子工程学士学位，2000年获新加坡国立大学电子工程硕士学位，2004年获比利时鲁汶大学电子工程博士学位。

他目前是上海科技大学教授，IEEE Transactions on Circuits and Systems II: Express Briefs（2022-2023）总主编(Editor-in-Chief) ，国家自然科学基金首届外国资深学者研究基金获得者，上海高能效与智能定制芯片工程技术研究中心主任，以及上海科技大学后摩尔器件和集成系统中心主任。他曾是新加坡信息通信研究所 I2R-BYD 联合实验室主任，以及新加坡国立大学电气与计算机工程系的兼职副教授。在此之前，他是新加坡国立大学的助理教授。

他的研究兴趣包括FPGA电路/架构/工具、超低功耗数字集成电路和系统，以及以上研究在智能汽车、机器学习和硬件安全中的应用。

他已在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等国际知名期刊和会议上发表了一百三十多篇学术论文，并获得多项最佳论文奖。他是ISICAS 2020国际会议的技术委员会共同主席(TPC Co-Chair)，包括IEEE Transactions on Circuits & Systems I、IEEE Transactions on Circuits & Systems II、IEEE Transactions on Very Large Scale Integration (VLSI) Systems等国际期刊的编委（Associate Editor），也曾担任过FPT2010和FPT2013国际会议的的技术委员会共同主席以及ASP-DAC 2014国际会议的共同大会主席 (General Co-Chair) 等。他是上海市政府特聘教授，也是国际电气与电子工程师协会的高级会员。

讲堂大纲（①-⑨）

①FPGAs: 架构和工具的概述  

本部分将从回顾数字系统设计基础开始，为本课程的其他主题奠定基础。在同步时序电路设计中，设计准则、时间和功耗约束将被强调，因为它们是所有FPGA设计应该遵循的初始要求。接下来，我们将概述一般的FPGA架构和工具，并用工业界提供的商用的FPGA架构和工具实例来说明，具体的主题包括:

（1）数字系统设计的基础

（2）FPGA架构的概述

（3）FPGA设计工具的概述

这部分也将介绍课程的整体内容，并解释将会遵循的逻辑与方法。重要的是，课程的主要学习目标将会被阐释，以及为完成这些目标所需要做的事。

②时序概念及优化

满足时序要求通常是FPGA实现最重要的挑战，特别是当所要求的时钟频率很高时。我们讨论了数字电路和系统中使用的各种时序概念，并说明了时序限制是什么，它们来自哪里，以及它们如何帮助改进FPGA实现的时序性能。我们将在相应的实操中加强对概念的理解，本节的具体主题包括:

（1）同步vs. 非同步电路

（2）同步时序概念

（3）全局时序限制

（4）具体时序约束

（5）时序仿真

（6）时序报告

（7）FPGA时序闭合优化技术

③功耗概念及优化

在移动应用中，由于FPGA实现的功耗限制了每次电池充电后的工作时间，因此满足功耗要求通常是FPGA实现的一个关键挑战。我们将讨论数字电路和系统中使用的各种电源概念，并展示什么是电源组件，它们来自哪里，以及如何评估FPGA实现的功耗。我们将在相应的实验中加强对概念的理解，具体包括以下主题:

（1）FPGA功耗来源

（2）低功耗FPGA架构

（3）低功耗FPGA设计工具和算法

（4）FPGA功耗优化

④FPGA设计描述与建模

FPGA设计需要在不同抽象层次使用不同的模型来描述系统，并通过在不同模型间进行转换来细化设计。本部分将介绍系统在各个抽象层次的描述方法以及使用的模型，特别是硬件建模与描述语言，抽象模型，编译优化这几个方面。我们将聚焦介绍逻辑网络和控制数据流图CDFG这两个抽象模型和对应的优化方法。

⑤数据类型优化

相较于软件程序中的数据类型，硬件设计中的数据类型需要特别加以优化以获得更小的面积，更快的速度和更小的功耗。本节重点介绍硬件设计中的定点数据类型，包括量化和溢出的模型及优化。我们将以System-C语言中的定点数据类型作为例子重点讲解。

⑥FPGA高层次综合的概念与优化

随着算法和系统的越来越复杂，我们需要使用更高级的设计工具，比如FPGA高层次综合工具，帮助设计者更快地从算法获得寄存器转移级RTL的硬件描述代码，而不是像以前一样依靠人工转换。本部分主要介绍FPGA高层次综合的主要概念，包括以下主题：

（1）数字电路与系统的抽象层次

（2）基于图论的电路描述与优化

（3）高层次综合中的调度

（4）高层次综合中的资源分配

（5）高层次综合产生的数据路径

（6）高层次综合产生的控制器

（7）FPGA高层次综合工具进行优化设计

⑦ FPGA逻辑综合的概念与优化

本部分将介绍FPGA逻辑综合的概念与优化设计，包括以下主题：

（1）组合逻辑的描述与优化

（2）时序逻辑的描述与优化

（3）RTL描述到门级逻辑的转化

 ⑧FPGA物理综合的概念与优化

本部分介绍FPGA逻辑综合的概念与优化设计，包括以下主题：

（1）技术映射的概念与优化

（2）布局的概念与优化

（3）布线的概念与优化

⑨基于FPGA的神经网络加速器设计实例

基于前一部分讨论的FPGA设计及优化技术，我们将利用它们来进行实际应用的开发和优化。我们会介绍基本的深度学习概念和网络，并用学习到的概念和工具用FPGA来实现和优化一个实用神经网络加速器实例。

注册费用

（1）注册费用

103期标准注册费4600元/人；

芯动力合作机构价4000元/人。

104期标准注册费5600元/人；

芯动力合作机构价5000元/人。

（2）江北新区企业福利

凡单位注册地在南京市江北新区的企业、高校、研究所等均可申请免费参加资格（提交免注册费申请书），实际注册费用以最终审核结果为准。

（3）学生福利：

全国高校学生享受标准注册费半价福利。

注：

1.学生福利需提供学生证或所在学校出具的学生证明（加盖学校或学院公章），扫描件发icplatform@miitec.cn，审核通过后可享受福利价。

2.主办方提供纸质教材及授课日午餐，交通、食宿等费用自理。

国信芯世纪南京信息科技有限公司是工业和信息化部人才交流中心的全资子公司，为本期名家讲堂开具发票，发票内容为培训费。请于培训开始前将注册费汇至以下账户，并在汇款备注中注明：第103/104期+单位+姓名。

付款信息：

户  名：国信芯世纪南京信息科技有限公司

开户行：中国工商银行股份有限公司南京南京信息科技有限公司浦珠路支行

帐  号：4301014509100090749

或现场POS 机付款。

报名方式

103期在线报名（推荐）

请使用微信扫描下方二维码，在线报名

104期在线报名（推荐）

邮件报名

报名回执表下载链接：https://pan.baidu.com/s/1iJ5BM7k35bHM3oUT8rouKQ

填写报名回执表并发送Word电子版至邮箱：icplatform@miitec.cn

回执表文件名及邮件标题格式为：

报名+第103/104期+单位名称+人数

咨询热线

徐老师：025-58262165，18151689977

学习的道路上

国际名家讲堂为您保驾护航